../../../icons/Logo.pngPraktische Elektronik


Wir lernen, wie einfache logische Gatter und Logikschaltungen mit Transistoren und Dioden aufgebaut werden können.


list.png

CMOS-Gatter

Attention pin

Gatter

In diesem Praktikum betrachten wir eine Reihe von Schaltungen mit Transistoren.

Wir konzentrieren uns auf logische Schaltungen, sogenannte Gatter.

Es ist von Vorteil, wenn vorher einige Praktika der Digitaltechnik durchgeführt wurden.

Wir verwenden positive Logik:

  • Eine logische 1 ist eine positive Spannung bei 5V.
  • Eine Spannung in der Nähe der positiven Versorgungsspannung wird als High bezeichnet.
  • Der Spannungsbereich von High ist von der verwendeten Technik abhängig.
  • Bei 5V können wir davon ausgehen, das High über 4V sicher erkannt wird.
  • Mit der logischen 0 ist etwa 0V gemeint.
  • Eine Spannung unter 0,8V wird als Low bezeichnet.

CMOS bedeutet Complementary MOSFET, komplementäre MOSFET.

Wir betrachteten zunächst, wie CMOS-Inverter ausgebaut sind und wie sie funktionieren. Abschließend wird anhand von NOR und NAND-Gattern vorgestellt, wie Gatter in CMOS-Technik aufgebaut sind.

CMOS-Inverter

Wir kennen den CMOS-Inverter 4049 aus dem Digital-Praktikum Was heißt denn hier EINS in dem wir die verschiedenen Logikzustände betrachtet haben.

Es gibt zwei wichtige Familien von CMOS-Bausteinen.

  • Die Standard-CMOS-Familie für 3V bis 15V Betriebsspannung, hier als CMOS bezeichnet.
  • Die 74HC-Familie für 2V bis 6V Betriebsspannung, hier als HC bezeichnet.

Wir betrachten beide Varianten des 4049, den CMOS 4049 und den 74HC4049.

Die interne Schaltung der beiden Varianten der Inverter unterscheidet sich kaum, sondern die Eigenschaften der eingesetzten MOSFET.

In Komplementäre Transistoren haben wir bereits die Schaltung eine CMOS-Inverters betrachtet.

MOSFET-CMOS.png
Bild 1: Inverter wie in CMOS-Technik

In Bild 1 sind die Gate und die Drain zweier komplementärer MOSFET zusammengeschlossen. Die Last - zwei LED - sind an den gemeinsamen Ausgang gelegt. Bei logisch 1, High (+5V) an den Gates leitet Q1 und LED1 leuchtet. Bei einer logisch 0, Low (0V) leitet Q2 und LED1 leuchtet. Es leitet immer nur einer der beiden MOSFET.

Wenn die Last - die beiden LEDs - am Ausgang entfernt wird, fließt kein Strom über die beiden MOSFETs. Aber dennoch ist der Zustand am Ausgang eindeutig: Entweder ist er logisch 0, wenn Q1 leitet oder logisch 1, wenn Q2 leitet.

Ein Gate des eines CMOS 4049 oder 74HC4049 würde diesen Zustand eindeutig erkennen.

Die Schaltung in Bild 1 hat die Digital-Technik geradezu revolutioniert. Die Schaltung stimmt im Prinzip mit einem Inverter in den 4049 überein.

CMOS-Inverter.png
Bild 2: CMOS-Inverter

Wie sich die Schaltung in Bild 2 verhält, haben wir im Prinzip in Bild 1 beschrieben.

Kennlinie eines 4049 Inverters

Attention idea

Abkürzung

Wer sich nur für den Aufbau von CMOS interessiert, kann weiter zu CMOS-Gatter gehen

Das Verhalten eines CMOS-Inverters wird am besten durch Kennlinien beschrieben.

Wir betrachten die Wirkung der Eingangsspannung eines CMOS-Inverters.

  • Welche Ausgangsspannung gibt der Inverter bezüglich der Eingangsspannung ab?
  • Welcher Strom fließt durch den Inverter bezüglich der Eingangsspannung?
  • Wie unterscheiden sich die Ausgangsspannungen eines CMOS 4049 und 74HC4049?
CMOS-4049-Test.png
Bild 3: Messung der Kennlinie eines Inverters im 4049

Mit der Schaltung in Bild 3 können Kennlinien eines 4049 Inverters aufgenommen werden. Damit die übrigen Inverter im 4049 keine Wirkung haben, haben wir die Eingänge auf +5V gelegt.

Die Eingangsspannung wird über ein Potentiometer eingestellt und die Ausgangsspannung gemessen.

Den Strom durch einen Inverter können wir eigentlich nicht unmittelbar messen. Der Strom in der Versorgungsleitung des 4049 ist eigentlich der Strom durch alle sechs Inverter. Dieser Strom ist bei einer Eingangsspannung von +5V sehr klein. Wenn der Strom allerdings ansteigt, wird er nur von dem gemessenen Inverter aufgenommen.

Wir nehmen die Kennlinien eines CMOS 4040 und eines 74HC4049.

Wir nehmen die Ausgangsspannung über die Eingangsspannung auf und tragen sie in eine gemeinsame Tabelle ein.

Uein / V CMOS Uaus / V HC Uaus / V
0.0 5.00 5.00
0.5 5.00 5.00
1.0 5.00 5.00
1.5 5.00 5.00
2.0 4.84 5.00
2.5 0.27 1.89
3.0 0.06 0.01
3.5 0.01 0.01
4.0 0.01 0.01
4.5 0.01 0.01
5.0 0.01 0.01

Tabelle 1

Offensichtlich ändern sich die Ausgangsspannungen bei Eingangsspannungen um 2,5V stark.

Wir messen zwischen 1,8V und 2,9V genauer:

Uein / V CMOS Uaus / V HC Uaus / V
1.8 4.95 5.00
1.9 4.90 5.00
2.0 4.84 5.00
2.1 4.72 5.00
2.2 4.56 5.00
2.3 4.26 5.00
2.4 2.54 4.16
2.5 0.27 1.45
2.6 0.18 0.02
2.7 0.14 0.01
2.8 0.10 0.01
2.9 0.07 0.01

Tabelle 2

Um die Kennlinien korrekt darzustellen müssen dieses Werte in Tabelle 1 korrekt eingeordnet werden.

Uaus-4049.png
Bild 4: Ein- Ausgangsspannung eines CMOS 4049 und 74HC4049 Inverters

Diese Kennlinien werden Transferkennlinien genannt, weil sie die Übertragung zwischen Ein- und Ausgangsspannung darstellt.

Offensichtlich ändert die Ausgangsspannung den Pegel in einem ziemlich engen Bereich der Eingangsspannung, zwischen 2V und 3V, bei etwa 2,5V. Dieses ist für beide Familien gleich, obwohl die Kennlinie des 74HC4049 steiler verläuft.

  • Zwischen 0V und 1V ist der P-MOSFET ein- und der N-MOSFET ausgeschaltet,
  • d.h. über die MOSFET fließt kein Strom.
  • Zwischen 4V und 5V ist der P-MOSFET aus- und der N-MOSFET eingeschaltet,
  • d.h. über die MOSFET fließt kein Strom.
  • Zwischen 1V uns 3V sind beide MOSFET mehr oder weniger eingeschaltet,
  • d.h. über die MOSFET kann ein Strom, ein Querstrom fließen.

Messen wir den Strom durch den Inverter.

Uein / V CMOS Id / mA HC Id / mA
0.0 0.00 0.00
0.5 0.00 0.00
1.0 0.00 0.04
1.5 0.00 0.52
1.8 0.07 1.02
1.9 0.15 1.23
2.0 0.26 1.42
2.1 0.41 1.62
2.2 0.59 1.84
2.3 0.80 2.25
2.4 1.02 7.04
2.5 0.99 6.36
2.6 0.86 2.14
2.7 0.73 1.95
2.8 0.61 1.76
2.9 0.50 1.58
3.0 0.39 1.41
3.5 0.01 0.63
4.0 0.00 0.01
4.5 0.00 0.00
5.0 0.00 0.00

Tabelle 2

Id-4049.png
Bild 5: Querstrom durch CMOS 4049 oder 74HC4049 Inverter

Diese Messungen bestätigen unsere Interpretation der Spannungsmessung.

Der Querstrom durch den 74HC4049 ist wesentlicher höher als im Standard-CMOS 4049. Offensichtlich sind die MOSFET im 74HC4049 niederohmiger.

  • Bei Eingangsspannungen nahe 0V oder 5V nehmen die 4049 sehr wenig Strom auf.
  • Ein Betrieb bei 2,5V führt dagegen zu einem merklichen Querstrom durch das Gatter.
Attention >

Umschaltstrom

Wenn sich der Zustand am Ausgang eines CMOS Inverters oder Gatters nicht ändert,

  • fließt im Gatter kein Querstrom.

Ändert der Ausgang seinen Zustand 0→1 oder 1→0,

  • fließt sehr kurze Zeit (ns) ein Querstrom.

Je häufiger eine Zustandsänderung auftritt (hohe Frequenz),

  • um so mehr macht sich dieser Querstrom bemerkbar
  • und der Strom durch das Gatter steigt.
  • Interne Kondensatoren erzeugen weitere Umschaltströme.

Betriebsspannungen

CMOS-Bausteine können in einem weiten Bereich von Betriebsspannungen eingesetzt werden.

  • Standard CMOS zwischen 3V und 15V
  • HC-CMOS zwischen 2V und 6V

Das Verhalten der CMOS-Inverter ist bei allen Betriebsspannungen Uv ähnlich.

  • Liegt der Eingang bei 0V oder Uv, fließt im Gatter kein Querstrom.
  • Der Transfer liegt bei der halben Betriebsspannungen, Uv/2.
  • Im Bereich des Transfers kann ein Querstrom fließen.

CMOS Gatter

In CMOS-Technik lassen sich Gatter einfach aufbauen.

NOR

CMOS-NOR.png
Bild 6: NOR-Gatter in CMOS-Technik
A B Q
0 0 1
0 1 0
1 0 0
1 1 0

Im Prinzip wird für jeden Eingang ein komplementäres Paar von MOSFET verwendet.

  • Die N-MOSFET werden parallel und
  • die P-MOSFET in Reihe geschaltet.

NAND

CMOS-NAND.png
Bild 7: NAND-Gatter in CMOS-Technik
A B Q
0 0 1
0 1 1
1 0 1
1 1 0

Im Prinzip wird für jeden Eingang ein komplementäres Paar von MOSFET verwendet.

  • Die N-MOSFET werden in Reihe und
  • die P-MOSFET parallel geschaltet.

Es ist wie beim Inverter,

  • solange die Eingangsspannung bei 0V liegt, ist der P-MOSFET eines Paares ein- und der N-MOSFET ausgeschaltet.
  • solange die Eingangsspannung bei Uv liegt, ist der P-MOSFET eines Paares aus- und der N-MOSFET eingeschaltet.
  • In den Gattern fließt kein Querstrom, wenn die Eingänge auf 0V oder Uv liegen.
  • Wenn alle Eingänge im Bereich der halben Betriebsspannung liegen, kann ein Querstrom durch das Gatter fließen.

Die meisten Logikbausteine in CMOS-Technik sind nach diesem Prinzip aufgebaut.

Zusammenfassung

CMOS verwendet Paare komplementärer MOSFET.

Die Gates eines Paars sind verbunden.

Wenn die Eingangsspannung eines Paares nahe 0V liegt (logisch 0), ist der N-MOSFET aus- und der P-MOSFET eingeschaltet.

Wenn die Eingangsspannung eines Paares nahe der Betriebsspannung liegt (logisch 1), ist der N-MOSFET ein- und der P-MOSFET ausgeschaltet.

Für Gatter werden MOSFET von Paaren in Reihe oder parallel geschaltet.

Die Paare sind immer so verschaltet, dass bei Eingangsspannungen von 0V oder Betriebsspannung der Ausgang

  • entweder 0V abgibt
  • N-MOSFETs schalten nach 0V
  • oder Betriebsspannung abgibt
  • P-MOSFETs schalten auf Betriebsspannung
  • und kein Strom im CMOS-Gatter fließt.

Beim Umschalten des Zustands eines Gatters fließt ein Umschaltstrom.

  • Bei hohen Frequenzen steigt deshalb die Stromaufnahme von CMOS-Bausteinen.