../../icons/Logo.pngPraktische Elektronik

Layout für Lochrasterplatinen

Wir betrachten hier nur, wie das Layout mit dem Entwurfsprogramm KiCad erstellt werden kann.

  • Zuerst wird die Vorgehensweise vorgestellt und
  • diese dann an einem praktischen Beispiel erläutert.
  • Wir werden uns damit beschäftigen, wie SMD-Bauelemente verwendet werden können.

KiCad wurde gewählt, weil

  • für die Darstellung vier Lagen benötigt werden und
  • KiCad Open-Source und kostenlos ist.

Wir betrachten

  • wie die Verbindungen für Lochrasterplatinen am besten geführt,
  • wie das Layout für einseitige und beidseitige Lochrasterplatinen erstellt wird,
  • wie Drahtbrücken dargestellt werden und
  • wie die Seiten der Platine für den Aufbau dargestellt werden.

KiCad für Lochrasterplatinen

Wir gehen davon aus, dass wir bereits Grundkenntnisse in KiCad erworben haben.

Wir arbeiten hier nur mit Pcbnew, dem Layout-Editor von KiCad.

Assign PCB Footprints

Bevor wir auf das eigentliche Layout eingehen, müssen wir klären, welche Fußabdrücke (Footprints) wir den Bauelementen zuordnen.

In Eeschema, dem Schaltplaneditor von KiCad kann im Dialog "Assign PCB Footprints to schematic symbols" jedem Symbol ein Fußabdruck zugeordnet werden.

Falls das Bauelement keinem Raster von 2,54mm folgt,

  • können wir geringe Abweichung (unter 0,5mm) tolerieren.
  • Bei einigen Bauelemente gibt es Varianten, bei denen die Anschlussdrähte auf ein Raster von 2,54mm gebogen werden können:
  • klar, bei Widerständen usw. gibt es diese Option,
  • aber auch bei Transistoren im TO-92 gibt es z.B. TO-92_Inline_Wide in der Bibliothek Package_TO_SOT_THT.

Einstellungen in Pcbnew

  • Setup -> Layers Setup -> Copper Layers auf 4
  • Setup -> Design Rules Editor
  • Track Width: 0,4
  • Via Dia: 1,8
  • Via Drill: 0,8
  • Track: 0,4 mm (15,75 mils)
  • Via: 1,8 mm (70,9 mm) 0,8 mm (31,5 mils)
  • Grid 2,5400 mm (100,00 mils)
  • Siehe Bild 1.

Einstellung der Darstellung

Beim Layout sind eine ganze Reihe von Informationen zunächst überflüssig und sollten abgestellt werden.

Auf der rechten Seite unter dem Reiter Layers

  • Beim Layout werden die Raster F.Paste und B.Paste nicht benötigt.
  • Die Informationen in F.Fab und B.Fab werden ebenso nicht benötigt und abgewählt.
  • Die Größe der Leiterplatte solle, so bekannt, sollte als Edge.Cuts dargestellt werden.

Auf der rechten Seite unter dem Reiter Items

  • können die Values deaktiviert werden.
Pcbnew-Einstellungen.png
Bild 1: Einstellung in Pcbnew

Zuordnung der Layer

  • Die Leitungen auf der Unterseite werden als B.Cu grün dargestellt.
  • Die Leitungen auf der Oberseite werden als F.Cu rot dargestellt.
  • Drahtbrücken auf der Oberseite werden als In1.Cu gelb dargestellt.
  • Drahtbrücken auf der Unterseite werden als In2.Cu magenta dargestellt.
  • Die Größe der Leiterplatte sollte, so bekannt, als Edge.Cuts gelb dargestellt werden.

Routing

  • Die Verbindungen werden möglichst auf der Unterseite (B.Cu) hergestellt.
  • Verbindungen auf der Oberseite (F.Cu) möglichst nicht herstellen.
  • Für Drahtbrücken auf der Oberseite immer In1.Cu verwenden.
  • Leitungen auf der Oberseite (F.Cu) liegen bei durchkontaktierten Platinen parallel, Verbindungen der Unterseite (B.Cu) werden kurzgeschlossen.
  • Leitungen auf der Oberseite (F.Cu) sind sinnvoll,
  • wenn SMD-Bauelemente auf der Oberseite montiert werden und in
  • seltenen Sonderfällen.
  • Auf der Unterseite (B.Cu) möglichst rechtwinklige Verbindungen verwenden, die sich leichter löten lassen.
  • Drahtbrücken In1.Cu und In2.Cu nicht über Bauelemente führen.
  • Drahtbrücken werden mit isoliertem Draht erstellt und könnten über Vias verlaufen.
  • Pcbnew verbindet dann aber die Vias mit der Drahtbrücke.
  • Drahtbrücken in Pcbnew immer neben Vias führen (Raster 1,2700mm 50,00mils).
  • Drahtbrücken beginnen und enden an eigenen Vias.
  • Drahtbrücken nur in Ausnahmefällen mit Anschlüssen verbinden,
  • weil sie kaum lötbar sind.

SMD

SMD-Bauelemente passen nicht zum 2,54mm Raster der Lochrasterplatinen.

Nur zwei-, drei- und vierbeinige SMD-Bauelemente lassen sich unmittelbar einlöten.

Für alle anderen SMD-Gehäuse werden am besten Adapter verwendet.

Zweibeinige SMD-Bauelemente

  • Zweibeinige SMD-Bauelemente wie Widerstände können einfach auf zwei Lötpunkte gesetzt werden.
  • Bauelemente im SOT-23-3 und SOT-23-4 werden auf vier benachbarte Lötpunkte gesetzt. Der dritte Anschluss der dreibeinigen Variante wir mit einem Draht verbunden.
SMD-Widerstand-brd.png
Bild 2: Layout für SMD-Widerstände

Widerstände in SMD-Gehäusen können einfach auf zwei Lötpunkte gesetzt werden.

SOT-23 Gehäuse

SMD-4-auf-2.54.png
Bild 3: Layout für SMD mit 4 Anschlüssen

SMD-Bauelemente mit vier Anschlüssen werden einfach auf vier benachbarte Lötpunkte gesetzt.

SMD-3-auf-2.54.png
Bild 4: Layout für SMD mit 3 Anschlüssen

SMD-Bauelemente mit drei Anschlüssen werde auch auf vier benachbarte Lötpunkte gesetzt. Zwei Anschlüsse werden auf benachbarte Lötpunkte gesetzt. Der dritte Anschluss wird mit einem Draht über zwei benachbarte Lötpunkte verbunden.

Beispiel

In dieses Praktikum werden wir ein Beispiel betrachten. Es ist die Elektronische Sicherung für Spannungen bis 18V - begrenzend.

Die Schaltung ist nicht sehr komplex. Der Aufbau und das Layout beinhalten aber alle Elemente, die wir hier betrachten wollen.

  • Es wird eine durchkontaktierte Lochrasterplatine verwendet.
  • Die Schaltung ist ein Modul mit auf der Unterseite eingesetzten einzelnen Stiften einer Stiftleisten.
Elektronische-Sicherung-Spiegel-foldback-18.png
Bild 5: Schaltung einer elektronischen Sicherung
Elektronische-Sicherung-Spiegel-foldback-18-brd.png
Bild 6: Layout für Lochraster
Elektronische-Sicherung-Spiegel-foldback-18-brd-Top.png
Bild 7: Layout Oberseite
Elektronische-Sicherung-Spiegel-foldback-18-brd-Bottom.png
Bild 8: Layout Unterseite
Elektronische-Sicherung-Spiegel-foldback-18-Top-3D.png
Bild 9: Oberseite in 3D
Elektronische-Sicherung-Spiegel-foldback-18-Bottom-3D.png
Bild 10: Unterseite in 3D

Darstellungen in 3D sind für den Aufbau nicht notwendig, sondern sollen hier das Ergebnis illustrieren.

Erläuterung

Wir beginnen mit dem Aufbau in 3D.

Oberseite in 3D

Die Oberseite ist mit

  • Widerständen,
  • LEDs,
  • einer Z-Diode,
  • Steckleisten,
  • einem Transistor im TO92-Gehäuse,
  • einem Transistor im TO-220-Gehäuse auf einem Kühlkörper und
  • einem MOSFET im SMD-Gehäuse bestückt.
  • An den vier Kanten liegen die Anschlüsse der von unten eingesetzten Stifte einer Stiftleisten.

Die Stifte an den Kanten werden auf der Oberseite bis zu einem Via verbunden.

Oben links ist der MOSFET mit seinem dreipoligen SMD-Gehäuse auf vier Lötpunkte gesetzt. Der dritte Anschluss ist mit einem Draht verbunden, der weiter zu einem Stift führt. Die unteren Lötpunkte werden als Vias verwendet.

Einige Vias z.B. neben und unter R8 sind die Lötpunkte von SMD-Widerständen auf der Unterseite.

Unterseite in 3D

Auf der Unterseite befinden sich einige Bauelemente

  • der vierpolige Doppeltransistor Q2,
  • neun SMD-Widerstände,
  • die vier Stifte und
  • drei Drahtbrücken.

Die meisten Verdrahtungen liegen auf der Unterseite.

Der vierpolige Doppeltransistor im SMD-Gehäuse liegt auf vier Lötpunkten, die SMD-Widerstände auf zwei.

Die Drahtbrücken werden wie THT-Bauelemente eingebaut, allerdings von unten.

Die in 3D dargestellten Drahtbrücken sind im Layout nicht vorhanden und hier als spezielle Bauelemente eingesetzt.

Die beiden Vias für den MOSFET sind oben rechts zu erkennen, ebenso diejenigen der SMD-Widerstände.

Layout Oberseite

Das Layout zeigt die Lage der auf der Oberseite montierten Bauelemente.

Die Verbindungen zu den vier Stiften sind F.Cu.

Der MOSFET Q1 liegt auf der Oberseite seine Anschlüsse und Verbindungen sind F.Cu.

Für den Transistor Q4 wird der Footprint TO-92_Inline_Wide verwendet.

Die Vias zu den Stiften und dem MOSFET sind in der realen Größe dargestellt.

Die Bezeichner und die Werte der Bauelemente sind grau und türkis dargestellt.

Das Raster in F.Paste mit 0,05mm Breite ist hilfreich, wenn die Schaltung aufgebaut wird.

Layout Unterseite

Für die Orientierung ist ein Raster in B.Paste und 0,05mm Breite eingetragen.

Die Leiterbahnen auf der Unterseite sind natürlich B.Cu.

Die drei Drahtbrücken sind In2.Cu. Sie können über Kreuzungspunkte, d.h. Lötpunkte geführt werden, wenn diese keinen Anschluss zu einem Bauelement oder ein Via haben. Die Brücke JP2 würde über Lötpunkte mit Anschlüssen führen. Das ist mit isoliertem Draht zwar möglich, aber pcbnew würde eine Verbindung annehmen. Daher ist die Brücke JP2 mit einem Raster von 1,27mm (50mils) erstellt worden.

Die SMD-Bauelemente, der Doppeltransistor Q2 und die Widerstände, sind einfach zwischen vier bzw. zwei Lötpunkte mit Vias gesetzt.

Gesamtes Layout

Das Layout in Bild 6 ist die Zusammenfassung der Layouts der Ober- und Unterseite.

Es ist die Arbeitsansicht in pcbnew.