../icons/Logo.pngPraktische Elektronik

74HC161 und 74HC162

Der 75HC161 ist ein synchroner 4-Bit-Binärzähler

Der 74HC162 ist ein synchroner 4-Bit-Dezimalzähler

Die 74HC161 / 74HC162 haben vier Eingänge für die Daten D0 bis D3 und die Zählerausgänge Q0 bis Q3.

Der 74HC161N und 74HC162N haben ein 16-poliges DIL-Gehäuse.

74HC161.png
Bild 1: Synchrone 4-Bit-Zähler 74HC161N und 4HC162N

Die Belegung der Pins ist bei allen 74xx161N und 74xx162N gleich.

Die 74HC161 und 74HC162 haben drei synchrone Steuereingänge PE, CEP, CET und den Steuerausgang TC sowie einen asynchronen Reset MR.

CP Takt Positive Flanke ist wirksam außer beim Master-Reset
PE Parallel-Enable Die and den Eingängen D0 bis D3 liegenden Daten übernehmen
CEP Takt-Freigabe-Parallel Weiterzählen
CET Takt-Freigabe-Toggle Weiterzählen und eventuellen Überlauf auf TC ausgeben.
TC Toggle-Carry Überlauf beim Zählen
MR Master-Reset Zähler auf Null unabhängig vom Takt

Wahrheitstabelle

PE CEP CET CP MR D0 - D3 q0 - q3 Q0 - Q3 TC
x x x 0 1 ↓ 1 x Q Q
x x x x 0 N Q Q 0
0 x x 1 N Q N 0
1 0 x 1 N Q Q 0
1 x 0 1 N Q Q 0
1 1 1 0 1 ↓ 1 N Q=15 (Q=9) Q 1
1 1 1 1 N Q=15 (Q=9) 0 1
1 1 1 1 N Q<15 (Q<9) Q+1 0

Mit x ist ein beliebiger Wert (0 oder 1) und auch und gemeint.
Mit dem ist die Flanke von 0 nach 1 gemeint.
Entsprechend ist die Flanke von 1 nach 0.
Mit 0 1 ↓ ist 0 oder 1 oder eine Flanke von 1 nach 0.
A = NOT A
Mit Q=15 ist der Zählerstand 15 des Binärzählers 74HC161,
mit Q=9 ist der Zählerstand 9 des Dezimalzählers 74HC162 gemeint.
Mit Q<15 ist der Zählerstand 0 bis 14 des Binärzählers 74HC161,
mit Q<9 ist der Zählerstand 0 bis 8 des Dezimalzählers 74HC162 gemeint.
Q+1 bedeutet weiterzählen bei 15 bzw. 9 wird Q=0.

Maximale Taktfrequenz

Bei 5V ist die maximale Taktfrequenz 74HC161 bzw. 74HC162 25MHz.

Kaskadierte Zähler

Die Synchronzähler 74HC161 bzw. 74HC162 können hintereinander geschaltet werden. Das folgende Schaltbild stellt das Prinzip dar.

Kaskadierte-Synchrone-Zaehler.png
Prinzip kaskadierter Synchronzähler
  • Die folgende Anschlüsse aller kaskadierter Synchronzähler werden parallel angeschlossen:
  • PE
  • CEP
  • CP
  • MR
  • Der Anschluss
  • TC wird an
  • CET des folgenden Zählers angeschlossen
  • Der 74HC162 wird wie der 74HC161 kaskadiert.
  • Kaskadierte 74HC161 bzw. 74HC162 dürfen mit maximal 18MHz betrieben werden
  • sonst können an den Ausgängen Spikes (kurze Impulse) auftreten.

Schutz gegen elektrostatische Entladung ESD

Die Ein- und Ausgänge sind gegen elektrostatische Entladung ESD geschützt.

Das Prinzip der Schutzschaltung wird in CMOS- und 74HC-Schutzschaltung beschrieben.