74HC175
Der 74HC175 enthält vier flanken-gesteuerte D-Register mit gemeinsamem Takt.
Er ist in H-CMOS-Technik gefertigt und für Versorgungsspannungen von 3V bis 6V geeignet.
Der 74HC175N hat ein 16-poliges DIL-Gehäuse.
Die Belegung der Pins ist bei allen 74xx175N gleich.
- CLK ist der Takteingang
- CLR ist der Reseteingang
- D ist ein Dateneingang
- Q ist eine Datenausgang
- Q̅ ist der invertierte Datenausgang von Q
Wahrheitstabelle einer Speicherzelle
| CLR | CLK | D | Q | Q̅ |
| 0 | x | x | 0 | 1 |
| 1 | ↑ | 1 | 1 | 0 |
| 1 | ↑ | 0 | 0 | 1 |
| 1 | 0 | x | Q | Q̅ |
| 1 | 0 | x | Q | Q̅ |
Mit x ist ein beliebiger Wert (0 oder 1) und auch ↑ und ↓ gemeint.
Mit dem ↑ ist die Flanke von 0 nach 1 gemeint.
Entsprechend ist ↓ die Flanke von 1 nach 0.
Q̅ = NOT Q
Maximale Taktfrequenz
Bei 5V ist die maximale Taktfrequenz 74HC175 ist 25MHz.